PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-305735

(43)Date of publication of application: 05.11.1999

(51)Int.CI.

G09G 3/36

GO2F 1/133 HO3F 3/45

(21)Application number: 10-108273

3273 (71)Applicant :

SHARP CORP

(22)Date of filing:

17.04.1998

(72)Inventor:


NAKAO TOMOAKI

(54) DIFFERENTIAL AMPLIFIER CIRCUIT, OPERATIONAL AMPLIFIER CIRCUIT USING SAME, AND LIQUID CRYSTAL DRIVING CIRCUIT USING THE OPERATIONAL AMPLIFIER CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To actualize the high-reliability differential amplifier circuit of which power consumption is reduced by suppressing the circuit scale small and which is not affected by an accidental offset voltage due to variance in manufacture etc.

SOLUTION: Input transistors 101 and 102 of the differential amplifier circuit are used while being replaced and an output signal is switched through switches 108 and 109 to average the accidental offset due to variance in manufacture etc. The operational amplifier circuit which has smaller power consumption and high reliability and the liquid crystal driving circuit which can make a display of higher quality can be actualized by using a differential amplifier circuit like this.



LEGAL STATUS

[Date of request for examination]

02.02.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-305735

(43)公開日 平成11年(1999)11月5日

(51) Int.Cl. ⁶		識別記号	FI			
G 0 9 G	3/36		G 0 9 G	3/36		
G02F	1/133	5 5 0	G 0 2 F	1/133	5 5 0	
H03F	3/45		H03F	3/45	Z	

審査請求 未請求 請求項の数6 OL (全 31 頁)


			A CHARLES AND CHAR
(21)出願番号	特願平10-108273	(71) 出顧人	000005049
			シャープ株式会社
(22)出願日	平成10年(1998) 4月17日		大阪府大阪市阿倍野区長池町22番22号
		(72)発明者	中尾 友昭
			大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内
		(74)代理人	弁理士 原 謙三

(54) 【発明の名称】 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路

(57)【要約】

【課題】 回路規模を小さく抑え、回路の消費電力を低減すると共に、製造上のバラツキなどによる偶発的なオフセット電圧の影響を受けない信頼性の高い差動増幅回路を実現する。

【解決手段】 差動増幅回路の入力トランジスタ101 及び102を入れ替えながら使用すると共に、スイッチ 108及び109を介して出力信号を切り替えることに よって、製造上のバラツキなどに起因する偶発的なオフ セット電圧が平均化される。このような差動増幅回路を 用いることによって、より低消費電力且つ信頼性の高い 演算増幅器回路、及びより高品位な表示が行える液晶駆 動回路を実現できる。



【特許請求の範囲】

【請求項1】同相および逆相の入力信号をそれぞれ増幅 する差動増幅回路であって、

上記入力信号を増幅する第1及び第2増幅回路と、

上記2つの入力信号を選択的に切り替えて上記の第1及び第2増幅回路へ入力すると共に、上記の第1又は第2増幅回路の一方によって増幅された同相入力信号を逆相出力信号として出力する一方、上記の第1又は第2増幅回路の他方によって増幅された逆相入力信号を同相出力信号として出力する制御手段とを備えたことを特徴とす 10 る差動増幅回路。

【請求項2】上記の第1及び第2増幅回路は、一組のMOSトランジスタがソース結合されてなり、各MOSトランジスタのゲートに上記の入力信号が入力され、各MOSトランジスタのドレインに接続され負荷となる負荷素子を有しており、

上記負荷素子は一組のカレントミラー構成を有するMO Sトランジスタからなることを特徴とする請求項1に記載に差動増幅回路。

【請求項3】請求項1又は2に記載の差動増幅回路を入 20 力回路に持つCMOS構成の演算増幅器回路であって、 上記入力回路と同じチャンネルの出力段MOSトランジ スタのソースをグランド電位よりも高く且つ上記演算増 幅器回路の動作電源電位よりも低い電圧を出力する電源 に接続することを特徴とする演算増幅器回路。

【請求項4】請求項1又は2に記載の差動増幅回路を入力回路に持つCMOS構成を有し、入力された液晶駆動 電圧を増幅する演算増幅器回路と、該演算増幅器回路の出力を切り替えて増幅された液晶駆動電圧の極性を切り替え、交流化を行う出力交流化切替手段とを備えていることを特徴とする液晶駆動回路。

【請求項5】請求項3に記載の演算増幅器回路を備え、 該演算増幅器回路の出力を切り替えて増幅された液晶駆 動電圧の極性を切り替え、交流化を行う出力交流化切替 手段を更に備えたことを特徴とする液晶駆動回路。

【請求項6】請求項3に記載の演算増幅器回路を備え、 上記電源に代えて、液晶パネルの対向電極に印加される 対向電極電圧を上記の出力段MOSトランジスタのソー スに印加し、

上記演算増幅器回路の上記差動増幅回路に対して、液晶 駆動電圧と上記対向電極電圧とを選択的に切り替えて供 給する切替手段と、

上記切替手段によって対向電極電圧が上記差動増幅回路 へ入力された場合には液晶パネルの隣り合う負荷容量と 上記対向電極電圧との間で電荷の移動が行われる一方、 上記切替手段によって液晶駆動電圧が上記差動増幅回路 へ入力された場合には隣り合う負荷容量と上記演算増幅 器回路の動作電源との間で電荷の移動が行われるよう に、増幅された液晶駆動電圧の極性を切り替えて交流化 を行う出力交流化切替手段とを更に備えたことを特徴と する液晶駆動回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、回路規模を小さく 抑え、回路の消費電力を低減すると共に、製造上のバラ ツキなどによる偶発的なオフセット電圧の影響を受けな い差動増幅回路、それを用いた演算増幅器回路及びその 演算増幅器回路を用いた液晶駆動回路に関するものであ る。

10 [0002]

【従来の技術】図37に、アクティブマトリックス方式 の代表例であるTFT液晶表示装置の従来例のプロック 構成を示す。3801はTFT液晶パネルを示し、38 02は複数のソースドライバを備えたソースドライバ [Cを示し、3803は複数のゲートドライバを備えたゲ ートドライバICを示し、3804はコントロール回路 を示し、3805は液晶駆動電源(電源回路)を示す。 【0003】上記コントロール回路3804は、ゲート ドライバIC3803へ垂直同期信号を送ると共に、ソ ースドライバIC3802及びゲートドライバIC38 03~水平同期信号を送る。外部から入力された表示デ ータは、コントロール回路3804を介してデジタル信 号でソースドライバ【C3802へ入力される。ソース ドライバIC3802は、入力された表示データを時分 割で内部にラッチし、その後、コントロール回路380 4からの水平同期信号に同期してデジタル/アナログ変 換を行い、液晶駆動出力端子から階調表示用のアナログ 電圧を出力するようになっている。

【0004】図38に、TFT液晶パネルの構成図を示 30 す。3901は画素電極を示し、3902は画素容量を 示し、3903はTFT (スイッチ素子)を示し、39 04はソース信号ラインを示し、3905はゲート信号 ラインを示し、3906は対向電極を示す。

【0005】上記ソース信号ライン3904には、上記ソースドライバIC3802から、表示画素の明るさに応じて変化する階調表示電圧が与えられる。上記ゲート信号ライン3905には、上記ゲートドライバIC3803から、縦方向に配設されたTFT3903が順次オンするように走査信号が与えられる。オン状態のTFT3903を介して該TFTのドレインに接続された画素電極3901にソース信号ライン3904の電圧が印加され、上記対向電極3906との間の画案容量3902に蓄積され、これにより、液晶の光透過率が変化し、該変化に応じた表示が行われる。

【0006】図39及び図40に液晶駆動波形の一例を示す。4001及び4101はソースドライバの駆動波形を示し、4002及び4102はゲートドライバの駆動波形を示し、4003及び4103は対向電極の電位を示し、4004及び4104は画素電極の電圧波形を50示す。

-2-

40

【0007】液晶材料に印加される電圧は、画素電極3901と対向電極3906の電位差であり、図中には斜線で示している。液晶パネルは長期信頼性を確保するために、交流で駆動する必要がある。図39は、上記ソースドライバの出力電圧が対向電極の電圧より高い時に上記ゲートドライバの出力がTFT3903をオンし、画素電極3901へ対向電極3906に対して正極性の電圧が印加される場合を示している。

【0008】一方、図40は、逆に、上記ソースドライバの出力電圧が対向電極3906の電圧より低い時に上 10記ゲートドライバの出力がTFT3903をオンして、画素電極3901へ対向電極3906に対して負極性の電圧が印加される場合を示している。このように、図39の波形電圧と図40の波形電圧とを交互に印加することで、液晶材料に加わる電圧を交流化して駆動することが可能となる。

【0009】図41に、駆動電圧を交流化する際の、液晶パネル3801上の交流化の極性配列の一例を示す。これは、ドット反転駆動と呼ばれる方式によるものであり、1つの表示画面(フレーム)内では正極性と負極性 20 とが上下左右とも交互に配列され、かつ、フレーム毎に極性が反転される。この方法では、ソースドライバIC3802においては、奇数番目の出力端子が正極性の電圧を出力している時、偶数番目の出力端子は負極性の電圧を出力しており、逆に、奇数番目の出力端子は直極性の電圧を出力している時、偶数番目の出力端子は正極性の電圧を出力している。

【0010】図42に、ドット反転駆動におけるソースドライバの駆動波形例を示す。図42中、4301は奇数番目の上記出力端子の出力電圧波形を示し、4302 30は偶数番目の上記出力端子の出力電圧波形を示し、4303は対向電極3906の電圧を示す。図42に示すように、奇数番目の出力端子と偶数番目の出力端子とにおいては、常に対向電極3906に対して逆の極性の電圧が出力される。

【0011】図43は、上記ソースドライバIC3802の構成を示すプロック図の一例を示す。入力されたデジタル信号の表示データ(R、G、B)は、シフトレジスタ4403の動作に基づいて時分割でサンプリングメモリ4404に記憶され、その後、水平同期信号でホールドメモリ4405に一括転送される。上記シフトレジスタ4403は、スタートパルス及びクロック(CK)に基づいて動作するようになっている。上記ホールドメモリ4405のデータは、レベルシフタ回路4406を介してD/A変換回路4407でアナログ電圧に変換され、出力回路4408により、液晶駆動出力端子を介して階調表示駆動電圧(液晶駆動電圧)として出力される。

【0012】図44(a)(b)に、従来の技術(第1 従来技術)に係るドット反転駆動を行うソースドライバ I Cの出力回路のブロック構成図とその動作の一例とを示す。図44には、図43の内、4405、4407、4408で示される各ブロックのみを、2出力端子分の回路として示している。

【0013】図44において、4501は奇数番目の出 力端子を駆動する出力回路でオペアンプを使用したボル テージフォロワを示し、4502は偶数番目の出力端子 を駆動する出力回路で4501と同じオペアンプを使用 したボルテージフォロワを示し、4503、4504、 4505、及び4506は液晶駆動出力の出力電圧極性 を切り替える出力交流化スイッチをそれぞれ示し、45 0 7は正極性電圧のデジタル/アナログ変換を行うD/ A変換回路を示し、4508は負極性電圧のデジタル/ アナログ変換を行うD/A変換回路を示し、4509及 び4510は表示データを保持するホールドメモリをそ れぞれ示し、4511は奇数番目の出力端子を示し、4 512は偶数番目の出力端子を示す。また、オペアンプ 4501の内部の4513及び4502内部の4514 はNチャンネルMOS入力のオペアンプを示し、オペア ンプ4501の内部の4515及び4502内部の45 16はPチャンネルMOS入力のオペアンプを示す。

【0014】上記構成を有する回路による液晶駆動波形の交流化について説明すると、以下の通りである。

【0015】上記出力交流化スイッチ4503乃至4506が図44(a)の状態にあるとき、上記ホールドメモリ4509に記憶されている奇数番目の出力端子4511の表示データは、正極性のD/A変換回路4507へ入力され、D/A変換後のアナログ電圧は、ボルテージフォロワ4501を介して奇数番目の出力端子4511から液晶パネル3801へ出力される。この時の出力電圧は、正極性の液晶駆動電圧となる。

【0016】これに対して、出力交流化スイッチ450 3万至4506が図44(b)の状態にあるとき、ホールドメモリ4509に記憶されている奇数番目の出力端 子4511の表示データは、負極性のD/A変換回路4 508に入力され、D/A変換後のアナログ電圧は、ボルテージフォロワ4501を介して奇数番目の出力端子 4511から液晶パネルへ出力される。この時の出力電圧は、負極性の駆動駆動電圧となる。

【0017】偶数番目の出力端子4512の駆動電圧の極性は、奇数番目の出力端子4511と逆になる。すなわち、出力交流化スイッチ4503乃至4506が図44(a)の状態にあるとき、ホールドメモリ4510に記憶されている偶数番目の出力端子4512の表示データは、負極性のD/A変換回路4508に入力され、D/A変換後のアナログ電圧は、ボルテージフォロワ4502を介して偶数番目の出力端子4512から液晶パネルへ出力される。この時の出力電圧は、負極性の液晶駆動電圧となる。

従来技術)に係るドット反転駆動を行うソースドライバ 50 【0018】一方、出力交流化スイッチ4503乃至4

506が図44(b)の状態にあるとき、ホールドメモ リ4510に記憶されている偶数番目の出力端子の表示 データは、正極性のD/A変換回路4507に入力さ れ、D/A変換後のアナログ電圧は、ボルテージフォロ ワ4502を介して偶数番目の出力端子4512より液 晶パネルに出力される。この時の出力電圧は、正極性の 液晶駆動電圧となる。図44には、以上の動作のうち、 奇数番目の出力端子の信号の流れのみを示す。このよう に、図44(a)の状態と、図44(b)の状態とを出 力交流化スイッチ4503乃至4506を用いて交互に 切り替えることにより、液晶パネル3801を駆動する ために必要な駆動波形の交流化を行っている。

【0019】図44の回路構成において、1つの出力端 子は、正極性電圧の出力の場合も負極性電圧の出力の場 合も、常に同じオペアンプ回路で駆動される。一般に、 液晶駆動回路の出力端子の重要な機能として、電源電圧 フルレンジの出力ダイナミッグレンジが要求される。通 常のLSIで使用されるエンハンスメント型のMOSト ランジスタを使用することを想定すると、その閾値電圧 による動作不可領域をなくすために、図44に示すよう に、NチャンネルMOS入力のオペアンプ4513とP チャンネルMOS入力のオペアンプ4515の両方を1 つの出力回路4501内に持たなければならない。この ため回路規模が大きくなり、LSI化した場合のチップ サイズの増大を招く。更に、オペアンプが1出力当り2 回路有るために、回路の消費電力が大きくなる。

【0020】図45 (a) (b) に、他の従来の技術 (第2従来技術) に係るドット反転駆動を行うソースド ライバICの出力回路のブロック構成図とその動作の例 を示す。図45には、図43の内、4405、440 7、4408で示される各ブロックのみを、2出力端子 分の回路として示している。

【0021】図45において、4601はNチャンネル MOSトランジスタ入力のオペアンプを使用したボルテ ージフォロワを示し、4602はPチャンネルMOSト ランジスタ入力のオペアンプを使用したボルテージフオ ロワを示し、4603、4604、4605、及び46 06は液晶駆動出力の出力電圧極性を切り替える出力交 流化スイッチを示し、4607は正極性のデジタル/ア ナログ変換を行うD/A変換回路を示し、4608は負 40 極性のデジタル/アナログ変換を行うD/A変換回路を 示し、4609及び4610は表示データを保持するホ ールドメモリを示し、4611は奇数番目の出力端子を 示し、4612は偶数番目の出力端子を示す。

【0022】図45の出力電圧の交流化は、図44の場 合と同じく出力交流化スイッチ4603乃至4606に よって行われる。図44の場合と異なるのは、正極性の D/A変換回路4607の出力は直接NチャンネルMO Sトランジスタ入力のオペアンプ4601へ送られ、負 極性のD/A変換回路4608の出力は直接 Pチャンネ 50 通常のLSIで使用されるエンハンスメント型のMOS

ルMOSトランジスタ入力のオペアンプ4602へ送ら れ、各々のオペアンプの出力が、スイッチ4603及び 4604を介して所望の出力端子へ送られる点である。 【0023】ここでは、正極性のD/A変換回路460 7は、電源電圧の約2分の1以上の電圧のみを出力する ため、オペアンプとしてNチャンネル入力の回路のみで 十分であり、同様に、負極性のD/A変換回路4608 は、電源電圧の約2分の1以下の電圧のみを出力するた め、オペアンプとしてPチャンネル入力の回路のみで十 分である。図45の構成では、図44の構成に対して、 オペアンプ回路が出力端子当り半分ですむため、チップ サイズの低減と低消費電力化が図れる。

【0024】しかしながら、図45の構成は、1つの出 力を駆動するオペアンプ回路が正極性の場合と負極性の 場合とで異なっている。すなわち、図45の液晶駆動出 力端子は、正極性電圧を出力する時はオペアンプ460 1で駆動される(図45 (a)参照)一方、負極性電圧 を出力する時はオペアンプ4602で駆動される(図4 5 (b) 参照)。ここで、オペアンプ4601とオペア ンプ4602とが、製造上のバラツキなどによる偶発的 なオフセット電圧を持っている場合を以下に説明する。 【0025】オペアンプ4601が偶発的なオフセット 電圧Aを持ち、オペアンプ4602が偶発的なオフセッ ト電圧Bを持つ場合の液晶駆動電圧波形を図46に示 す。図46において、正極性電圧を出力する時と負極性 電圧を出力する時とでは、期待値電圧からの偏差がそれ ぞれ異なる。したがって、液晶表示画素に印加される駆 動電圧の平均電圧には、2つの偏差の差の成分(=(A -B) /2) が、誤差電圧として残留する。この誤差電 圧は、駆動出力端子毎に偶発的に発生するものであるか ら、液晶表示装置の画素間での印加電圧の差となり、結 果として表示むらが発生することになる。

【0026】比較のために、図47に、図44の構成の 場合の液晶駆動電圧波形を示す。図44の構成では、正 極性電圧、負極性電圧ともに1つの出力回路で駆動され るため、いずれの場合も期待値電圧からの偏差は同じで ある。この偏差は、画素に印加される電圧としては、正 極性の場合と負極性の場合で互いに打ち消し合う方向で ある。したがって、図44の構成では、液晶駆動出力端 子間の偏差のバラツキは、表示画素で平均化されること になり、表示上の問題にはならない。

[0027]

【発明が解決しようとする課題】図44に示す上記の第 1 従来技術では、1 つの出力端子は、正極性電圧の出力 の場合も負極性電圧の出力の場合も、常に同じオペアン プ回路で駆動される。一般に、液晶駆動回路の出力端子 に要求される重要な機能として、電源電圧フルレンジの 出力ダイナミッグレンジが挙げられる。

【0028】しかしながら、上記の第1従来技術では、

30

トランジスタを使用することを想定すると、その閾値電 圧による動作不可領域をなくすために、図44に示すよ うに、NチャンネルMOS入力のオペアンプ4513と PチャンネルMOS入力のオペアンプ4515の両方を 1つの出力回路4501に備えることが必要である。こ のため、回路規模が大きくなるので、LSI化した場 合、チップサイズの増大を招来する。更に、オペアンプ が1出力回路当り2回路必要となるので、回路の消費館 力が大きくなるという問題点を有している。

【0029】これに対して、上記第2従来技術では、1 つの出力を駆動するオペアンプ回路が正極性電圧を出力 する場合と負極性電圧を出力する場合で異なっており、 このため、オペアンプが製造上のバラツキなどによる偶 発的なオフセット電圧を持っている場合、正極性電圧を 出力する場合と負極性電圧を出力する場合とでは、期待 値電圧からの偏差が異なってしまう。したがって、液晶 表示画素に印加される駆動電圧の平均電圧には、2つの 偏差の差の成分が、誤差電圧として残留することにな り、この誤差電圧は、駆動出力端子毎に偶発的に発生す るものであるから、液晶表示装置の画素間での印加電圧 20 の差となり、表示むらを招来する。

【0030】本発明は、上記従来の問題点に鑑みなされ たものであって、その目的は、回路規模を小さく抑え、 回路の消費電力を低減すると共に、製造上のバラツキな どによる偶発的なオフセット電圧の影響を受けない信頼 性の高い差動増幅回路、それを用いた演算増幅器回路及 び液晶駆動回路を提供することにある。

[0031]

【課題を解決するための手段】請求項1に係る差動増幅 回路は、上記課題を解決するために、同相および逆相の 30 入力信号をそれぞれ増幅する差動増幅回路において、以 下の措置を講じたことを特徴としている。

【0032】すなわち、上記差動増幅回路は、上記入力 信号を増幅する第1及び第2増幅回路と、上記2つの入 力信号を選択的に切り替えて上記の第1及び第2増幅回 路へ入力すると共に、上記の第1又は第2増幅回路の一 方によって増幅された同相入力信号を逆相出力信号とし て出力する一方、上記の第1又は第2増幅回路の他方に よって増幅された逆相入力信号を同相出力信号として出 力する制御手段とを備えたことを特徴としている。

【0033】上記の発明によれば、同相入力信号及び逆 相入力信号は、制御手段によって入力先が選択的に切り 替えられる。例えば、同相入力信号が第1増幅回路また は第2増幅回路の一方へ入力された場合、逆相入力信号 は第1増幅回路または第2増幅回路の他方へ入力される ように、制御手段によって制御される。

【0034】各増幅回路で同相入力信号と逆相入力信号 とが増幅されて出力信号としてそれぞれ出力されるが、 この際、第1及び第2増幅回路は、制御手段によって次 のように制御される。すなわち、同相入力信号は増幅さ れた後、逆相出力信号として第1又は第2増幅回路の一 方から出力されると共に、逆相入力信号は増幅された 後、同相出力信号として第1又は第2増幅回路の他方か ら出力される。

【0035】ところで、本来、同じ回路特性を有すべき 第1及び第2増幅回路に、製造上のバラツキ等に起因し て、差が生じた場合、出力信号にオフセットが生じてし まう。なお、このオフセットは、入力信号の一方に定電 圧源を接続したものとしてモデル化できる。

【0036】しかし、上記の発明によれば、上述のよう に、制御手段によって、同相入力信号と逆相入力信号と が選択的に切り替えられると共に、上記の第1又は第2 増幅回路の一方によって増幅された同相入力信号が逆相 出力信号として出力される一方、上記の第1又は第2増 幅回路の他方によって増幅された逆相入力信号が同相出 力信号として出力されるので、同相出力信号に生じるオ フセットと、逆相出力信号に生じるオフセットとは、逆 極性で絶対値が等しくなり、両者の平均電圧にはオフセ ット成分が含まれなくなる。それゆえ、非常に信頼性の 高い差動増幅回路を実現することができる。

【0037】請求項2に係る差動増幅回路は、上記課題 を解決するために、請求項1に記載の差動増幅回路にお いて、上記の第1及び第2増幅回路は、一組のMOSト ランジスタがソース結合されてなり、各MOSトランジ スタのゲートに上記の入力信号が入力され、各MOSト ランジスタのドレインに接続され負荷となる負荷素子を 有しており、上記負荷素子は一組のカレントミラー構成 を有するMOSトランジスタからなることを特徴として いる。

【0038】上記の発明によれば、請求項1に記載の差 動増幅回路の作用に加えて、何れの場合でも、負荷素子 は、互いに、カレントミラー構成となっているので、た とえ両負荷素子に特性上のバラツキがあっても、各負荷 素子のMOSトランジスタに流れる電流は常に等しくな り、この結果、同相入力信号及び逆相入力信号は同じ増 幅度で増幅されることになり、左右対称な出力波形が得 られることになる。

【0039】請求項3に係る演算増幅器回路は、上記課 題を解決するために、請求項1又は2に記載の差動増幅 回路を入力回路に持つСMOS構成の演算増幅器回路で あって、上記入力回路と同じチャンネルの出力段MOS トランジスタのソースをグランド電位よりも高く且つ上 記演算増幅器回路の動作電源電位よりも低い電圧を出力 する電源に接続することを特徴としている。

【0040】上記の発明によれば、例えば、入力回路内 の入力トランジスタにNチャンネルMOSを使用した場 合、通常のLSIで使われるエンハンスメント型のトラ ンジスタを想定すると、その閾値電圧特性によりGND 電位付近の入力電圧では動作しない。このため、本回路 50 をボルテージフォロワとして使用する場合は、本質的に

高電位側の出力電圧で動作させることになり、出力トラ ンジスタがGNDに接続される必要はない。上記電源の 電圧を動作電源電位より低く設定しておくと、負荷から 演算増幅器回路内部へ電流が流れる場合、電流経路の電 位差は、電源が無い場合よりもその電圧分だけ小さくす ることができる。したがって、電源に流れる電流による 電力は、他の回路部分を動作させるために使用すること ができ、結果として回路全体での消費電力を低減するこ とが可能となる。

【0041】一方、入力回路内の入力トランジスタにP チャンネルMOSを使用した場合、通常のLSIで使わ れるエンハンスメント型のトランジスタを想定すると、 その閾値電圧特性により電源電位付近の入力電圧では動 作しない。このため、本回路をボルテージフォロワとし て使用する場合は、本質的に低電位側の出力電圧で動作 させることになり、出力トランジスタが動作電源電位に 接続される必要はない。上記電源の電圧を動作電源電位 より低く設定しておくと、演算増幅器回路から負荷へ電 流が流れる場合、その電力の供給を動作電源電位よりも 低い電源から行うことができる。このため、負荷を駆動 20 する際の消費電力を低減することが可能となる。

【0042】以上のように、出力段のMOSトランジス タのソースをグランド電位よりも高く且つ電源電位より も低い電圧を出力する電源に接続することによって、本 回路をボルテージフォロワとして使用する場合、消費電 カの低減が図れる。

【0043】請求項4に係る液晶駆動回路は、上記課題 を解決するために、請求項1又は2に記載の差動増幅回 路を入力回路に持つСМОS構成を有し、入力された液 晶駆動電圧を増幅する演算増幅器回路と、該演算増幅器 回路の出力を切り替えて増幅された液晶駆動電圧の極性 を切り替え、交流化を行う出力交流化切替手段とを備え たことを特徴としている。

【0044】上記の発明によれば、請求項1又は2に記 載の演算増幅器回路内の差動増幅回路に液晶駆動電圧が 入力されると、増幅されて出力交流化切替手段へ出力さ れる。出力交流化切替手段においては、増幅された液晶 駆動電圧の極性が切り替えられ、これにより、液晶駆動 電圧の交流化が行われる。

【0045】一般に、液晶駆動電圧の重要な機能とし て、動作電源電圧フルレンジの出力ダイナミックレンジ が要求される。通常のLSIで使用されるエンハンスメ ント型のMOSトランジスタを使用することを想定する と、その閾値電圧による動作不可領域をなくすために、 NチャンネルMOS入力の増幅回路と、PチャンネルM OS入力の増幅回路との両方を1つの出力回路内に持た なければならない。このため、回路規模が大きくなり、 LSI化した場合のチップサイズの増大を招き、更に、 演算増幅器が1出力当り2回路存在するため、回路の消 費電力は大きくなる。

【0046】しかしながら、上記の発明によれば、請求 項1又は2に記載の差動増幅回路を入力回路に持つCM OS構成の演算増幅器回路から増幅された液晶駆動電圧 が出力され、この液晶駆動電圧の極性が出力交流化切替 手段によって切り替えられ、液晶駆動電圧の交流化が行 われる。これにより、フルダイナミックレンジの出力演 算増幅器回路を使用しなくても、髙品位な表示が行える 液晶表示装置を実現することができ、フルダイナミック レンジの出力回路の場合と比較して、低コストでコンパ クトな液晶駆動回路を提供することができる。このよう な液晶駆動回路を使用して液晶表示装置を構成すると、 低消費電力な液晶表示装置を実現することができる。

【0047】しかも、従来のように、NチャンネルMO S入力の増幅回路とPチャンネルMOS入力の増幅回路 の両方を1つの出力回路に備えることが不要となるの で、回路規模が小さくなり、LSI化した場合、チップ サイズの増大を回避できる。更に、増幅用のMOSトラ ンジスタが1出力回路当り1回路必要となるので、回路 の消費電力を半分にできる。

【0048】請求項5に係る液晶駆動回路は、上記課題 を解決するために、請求項3に記載の演算増幅器回路を 備え、該演算増幅器回路の出力を切り替えて増幅された 液晶駆動電圧の極性を切り替えて交流化を行う出力交流 化切替手段を更に備えたことを特徴としている。

【0049】上記の発明によれば、請求項3に記載の演 算増幅器回路内の差動増幅回路に液晶駆動電圧が入力さ れると、増幅されて出力交流化切替手段へ出力される。 出力交流化切替手段においては、増幅された液晶駆動電 圧の極性が切り替えられ、これにより、液晶駆動電圧の 交流化が行われる。この際、出力段MOSトランジスタ のソースに印加された電圧に等しい電圧が差動増幅回路 へ入力されると、ボルテージフォロワとして動作し、消 費電力の低減が図れる。

【0050】一般に、液晶駆動電圧の重要な機能とし て、動作電源電圧フルレンジの出力ダイナミックレンジ が要求される。通常のLSIで使用されるエンハンスメ ント型のMOSトランジスタを使用することを想定する と、その閾値電圧による動作不可領域をなくすために、 NチャンネルMOS入力の増幅回路と、PチャンネルM OS入力の増幅回路との両方を1つの出力回路内に持た なければならない。このため、回路規模が大きくなり、 LSI化した場合のチップサイズの増大を招き、更に、 演算増幅器が1出力当り2回路存在するため、回路の消 費餌力が大きくなる。

【0051】しかしながら、上記の発明によれば、請求 項1又は2に記載の差動増幅回路を入力回路に持つCM OS構成の演算増幅器回路から増幅された液晶駆動電圧 が出力され、この液晶駆動電圧の極性が出力交流化切替 手段によって切り替えられ、液晶駆動電圧の交流化が行 50 われる。これにより、フルダイナミックレンジの出力演

算増幅器回路を使用しなくても、高品位な表示が行える 液晶表示装置を実現することができ、フルダイナミック レンジの出力回路の場合と比較して、低コストでコンパ クトな液晶駆動回路を提供することができる。このよう な液晶駆動回路を使用して液晶表示装置を構成すると、 低消費電力の液晶表示装置を実現することができる。

【0052】しかも、従来のように、NチャンネルMO S入力の増幅回路とPチャンネルMOS入力の増幅回路 の両方を1つの出力回路に備えることが不要となるの で、回路規模が小さくなり、LSI化した場合、チップ サイズの増大を回避できる。更に、増幅用のMOSトラ ンジスタが1出力回路当り1回路必要となるので、回路 の消費電力を半分にできる。

【0053】請求項6に係る液晶駆動回路は、上記課題 を解決するために、請求項3に記載の演算増幅器回路を 備え、上記電源に代えて、液晶パネルの対向電極に印加 される対向電極電圧を上記の出力段MOSトランジスタ のソースに印加し、上記演算増幅器回路の上記差動増幅 回路に対して、液晶駆動電圧と上記対向電極電圧とを選 択的に切り替えて供給する切替手段と、上記切替手段に よって対向電極電圧が上記差動増幅回路へ入力された場 合には液晶パネルの隣り合う負荷容量と上記対向電極電 圧との間で電荷の移動が行われる一方、上記切替手段に よって液晶駆動電圧が上記差動増幅回路へ入力された場 合には隣り合う負荷容量と上記演算増幅器回路の動作電 源との間で電荷の移動が行われるように、増幅された液 晶駆動電圧の極性を切り替えて交流化を行う出力交流化 切替手段とを更に備えたことを特徴としている。

【0054】上記の発明によれば、切替手段の切替によ って対向電極電圧が差動増幅回路へ入力されると、演算 30 増幅器回路はボルテージフォロワとして動作し、対向電 極電圧を出力する。したがって、対向電極電圧と液晶パ ネルの隣り合う2つの負荷容量との間で電荷移動が生 じ、充放電が行われる。これら2つの電荷移動(充放 電)は、対向電極電圧への出入りとしては互いに打ち消 し合う方向であり、従って過渡電流では電力を消費しな い。また、定常状態に至ると、負荷容量の電圧は、共に 対向電極電圧となる。

【0055】一方、切替手段の切替によって液晶駆動電 圧が差動増幅回路へ入力されると、隣り合う負荷容量と 上記演算増幅器回路の動作電源との間で電荷の移動が行 われるように、充放電が行われる。

【0056】また、上記の発明によれば、対向電極電圧 が使用されるので、既存の電源が共有でき、別途電源を 設けることが不要となり、一段と省スペース化が図れ

【0057】以上のように、負荷容量に充電された電力 を、一旦対向電極電圧を持つ電圧源に回収し、他の回路 若しくは、液晶駆動回路自身においてそれを再利用する

ることができる。

[0058]

【発明の実施の形態】本発明について図面を参照しなが ら、以下に詳細に説明する。

12

【0059】図1に、本発明に係る差動増幅回路の第1 の実施形態を示す。なお、図1は、NチャンネルMOS トランジスタを入力トランジスタとして使用した場合を 示すものである。

【0060】図1において、101及び102はNチャ ンネルMOSによる入力トランジスタをそれぞれ示し、 103は上記差動増幅回路に動作電流を与える定電流源 を示し、104は上記入力トランジスタ101の負荷抵 抗(抵抗素子)を示し、105は上記入力トランジスタ 102の負荷抵抗(抵抗素子)を示し、106及び10 7は入力信号を切り替えるスイッチをそれぞれ示し、1 08及び109は出力信号を切り替えるスイッチをそれ ぞれ示し、110は同相入力端子を示し、111は逆相 入力端子を示し、112は同相出力端子を示し、113 は逆相出力端子を示し、114は上記スイッチ106乃 至109を同時に切り替える切替信号入力端子を示す。

【0061】上記入力トランジスタ101及び上記負荷 抵抗104は請求項1の増幅回路を構成し、上記入力ト ランジスタ102及び上記負荷抵抗105は請求項1の 増幅回路を構成する。また、スイッチ106乃至109 は、請求項1の制御手段を構成する。

【0062】図2は、図1の回路の1つの動作状態を示 す。図3は、図1の回路の他の動作状態を示す。以下 に、図2及び図3を参照しながら、上記差動増幅回路の 動作を説明する。

【0063】図2に示す状態では、同相入力端子110 はスイッチ106を介して入力トランジスタ101のゲ ートに接続され、そのドレインに接続された負荷抵抗1 04の働きで、スイッチ109を介して逆相出力信号と して逆相出力端子113から出力される。一方、逆相入 力端子111はスイッチ107を介して入力トランジス タ102のゲートに接続され、そのドレインに接続され た負荷抵抗105の働きで、スイッチ108を介して同 相出力信号として同相出力端子112から出力される。 つまり、同相入力信号は、入力トランジスタ101及び 負荷抵抗104で増幅される一方、逆相入力信号は、入 カトランジスタ102及び負荷抵抗105で増幅され る。

【0064】一方、図3に示す状態では、同相入力端子 110はスイッチ107を介して入力トランジスタ10 2のゲートに接続され、そのドレインに接続された負荷 抵抗105の働きで、スイッチ109を介して逆相出力 信号として逆相出力端子113より出力される。また、 逆相入力端子111はスイッチ106を介して入力トラ ンジスタ101のゲートに接続され、そのドレインに接 ことができるため、低消費電力の液晶表示装置を実現す 50 続された負荷抵抗104の働きで、スイッチ108を介

して同相出力信号として同相出力端子112より出力さ れる。つまり、同相入力信号は、入力トランジスタ10 2及び負荷抵抗105で増幅される一方、逆相入力信号 は、入力トランジスタ101及び負荷抵抗104で増幅

【0065】以上のように、図2に示す状態と図3に示 す状態とでは、同相入力信号の増幅回路と逆相入力信号 の増幅回路とを、完全に入れ替えて使用している。

【0066】ここで、差動増幅回路を構成する入力トラ ンジスタ101と102の間において、及び/又は負荷 10 示す。 抵抗104と105の間において、製造上の理由などに より偶発的に発生する特性の不一致が存在する場合につ いて、図4及び図5を参照しながら、以下に説明する。

【0067】本来同じ特性を持つべき差動増幅回路の2 つの素子において差が生じた場合、出力電圧が理想的な 状態からずれてしまい、オフセットを持つ。このずれ は、入力端子の一方に定電圧源を接続したものとしてモ デル化できる。この様子を図4、及び図5に示す。図4 及び図5に示す115は、上記差動増幅回路のオフセッ トを1つの定電圧源でモデル化したものである。なお、 図4に示すスイッチ素子は図2に示す状態と同一であ り、図5に示すスイッチ素子は図3に示す状態と同一で

【0068】図4においては、定電圧源115は、スイ ッチ107を介して逆相入力端子111と接続されてい る。一方、図5においては、定電圧源115は、スイッ チ107を介して同相入力端子110と接続されてい る。このように、本差動増幅回路は、スイッチ106万 至109を使用しているので、差動増幅回路の偶発的な バラツキによるオフセットを、逆相入力端子111側に 入れた状態と、同相入力端子110側に入れた状態とで 切り替えることができる。これら2つの状態では、同相 出力端子110及び逆相出力端子111に現れるオフセ ットは、符号が逆で絶対値が等しい状態となる。

【0069】以上より、オペアンプが製造上のバラツキ などによる偶発的なオフセット電圧を持っている場合で も、正極性電圧を出力する場合と負極性電圧を出力する 場合とでは、期待値電圧からの偏差が等しくなるので、 液晶表示画素に印加される駆動電圧の平均電圧には、2 つの偏差の差の成分が誤差電圧として残留することがな 40 くなり、したがって、上記オペアンプを液晶駆動回路に 使用した場合、液晶表示装置の画素間での印加電圧に差 となって生じず、表示むらを確実に回避できる。

【0070】図6に、本発明に係る差動増幅回路の第2 の実施形態を示す。なお、図6は、PチャンネルMOS トランジスタを入力トランジスタに使用した場合を示す ものである。

【0071】図6において、601及び602はPチャ ンネルMOSによる入力トランジスタをそれぞれ示し、

示し、604は入力トランジスタ601の負荷抵抗(抵 抗素子)を示し、605は入力トランジスタ602の負 荷抵抗(抵抗素子)を示し、606及び607は入力信 号を切り替えるスイッチをそれぞれ示し、608及び6 09は出力信号を切り替えるスイッチをそれぞれ示し、 610は同相入力端子を示し、611は逆相入力端子を 示し、612は同相出力端子を示し、613は逆相出力 端子を示し、614はスイッチ606乃至609を同時 に切り替える信号を入力するための切替信号入力端子を

14

【0072】図6の動作を図7及び図8を用いて説明す ると以下のとおりである。

【0073】図7に示す状態では、同相入力端子610 はスイッチ606を介して入力トランジスタ601のゲ ートに接続され、そのドレインに接続された負荷抵抗6 04の働きで、スイッチ609を介して逆相出力信号と して逆相出力端子613から出力される。一方、逆相入 力端子611はスイッチ607を介して入力トランジス タ602のゲートに接続され、そのドレインに接続され 20 た負荷抵抗605の働きで、スイッチ608を介して同 相出力信号として同相出力端子612から出力される。 つまり、同相入力信号は、入力トランジスタ601及び 負荷抵抗604で増幅される一方、逆相入力信号は、入 カトランジスタ602及び負荷抵抗605で増幅され

【0074】一方、図8に示す状態では、同相入力端子 610はスイッチ607を介して入力トランジスタ60 2のゲートに接続され、そのドレインに接続された負荷 抵抗605の働きで、スイッチ609を介して逆相出力 信号として逆相出力端子613より出力される。また、 逆相入力端子611はスイッチ606を介して入力トラ ンジスタ601のゲートに接続され、そのドレインに接 続された負荷抵抗604の働きで、スイッチ608を介 して同相出力信号として同相出力端子612より出力さ れる。つまり、同相入力信号は、入力トランジスタ60 2及び負荷抵抗605で増幅される一方、逆相入力信号 は、入力トランジスタ601及び負荷抵抗604で増幅 される。

【0075】以上の様に、図7に示す状態と図8に示す 状態とでは、同相入力信号の増幅回路と逆相入力信号の 増幅回路とを、完全に入れ替えて使用している。

【0076】ここで、差動増幅回路を構成する入力トラ ンジスタ601と602の間において、及び/又は負荷 抵抗604と605の間において、製造上の理由などに より偶発的に発生する特性の不一致が存在する場合につ いて、図9及び図10を参照しながら、以下に説明す る。

【0077】本来同じ特性を持つべき差動増幅回路の2 つの素子において差が生じた場合、出力電圧が理想的な 603は本差動増幅回路に動作電流を与える定電流源を 50 状態からずれてしまい、オフセットを持つ。このずれ

は、入力端子の一方に定電圧源を接続したものとしてモ デル化できる。この様子を図9、及び図10に示す。図 9、及び図10に示す615は、上記差動増幅回路のオ フセットを1つの定電圧源でモデル化したものである。 なお、図9に示すスイッチ素子は図7に示す状態と同一 であり、図10に示すスイッチ素子は図8に示す状態と 同一である。

【0078】図9においては、定電圧源615は、スイ ッチ607を介して逆相入力端子611と接続されてい る。一方、図10においては、定電圧源615は、スイ ッチ607を介して同相入力端子610と接続されてい る。このように、本差動増幅回路は、スイッチ606万 至609を使用しているので、差動増幅回路の偶発的な バラツキによるオフセットを、逆相入力端子611側に 入れた状態と、同相入力端子610側に入れた状態とで 切り替えることができる。これら2つの状態では、同相 出力端子610及び逆相出力端子611に現れるオフセ ットは、符号が逆で絶対値が等しい状態となる。

【0079】以上より、オペアンプが製造上のバラツキ などによる偶発的なオフセット電圧を持っている場合で 20 も、正極性電圧を出力する場合と負極性電圧を出力する 場合とでは、期待値電圧からの偏差が等しくなるので、 液晶表示画素に印加される駆動電圧の平均電圧には、2 つの偏差の差の成分が誤差電圧として残留することがな くなり、したがって、上記オペアンプを液晶駆動回路に 使用した場合、液晶表示装置の画素間での印加電圧に差 となって生じず、表示むらを確実に回避できる。

【0080】図11に、本発明に係る差動増幅回路の第 3の実施形態を示す。図11は、NチャンネルMOSト ランジスタを入力トランジスタとして使用した場合を示 30 すものである。

【0081】図11において、1101及び1102は NチャンネルMOSによる入力トランジスタをそれぞれ 示し、1103は本回路に動作電流を与える定電流源を 示し、1104は入力トランジスタ1101の負荷とな るPチャンネルMOSによる負荷トランジスタを示し、 1105は入力トランジスタ1102の負荷となるPチ ャンネルMOSによる負荷トランジスタを示し、110 6及び1107は入力信号を切り替えるスイッチをそれ ぞれ示し、1108及び1109は出力信号を切り替え るスイッチをそれぞれ示し、1110は同相入力端子を 示し、1111は逆相入力端子を示し、1112は同相 出力端子を示し、1113は逆相出力端子を示し、11 14はスイッチ1106~1109を同時に切り替える 信号を入力するための切替信号入力端子を示す。

【0082】本実施形態は、負荷素子がトランジスタに よるカレントミラー構成の能動負荷である点において、 図1の第1の実施形態(受動負荷)と異なっている。図 2に対応する状態においては、同相入力信号は、入力ト ランジスタ1101及び負荷トランジスタ1104で増 50 1205は入力トランジスタ1202の負荷となるNチ

幅される一方、逆相入力信号は、入力トランジスタ11 02及び負荷抵抗1105で増幅される。これに対し て、図3に対応する状態においては、同相入力信号は、 入力トランジスタ1102及び負荷トランジスタ110 5 で増幅される一方、逆相入力信号は、入力トランジス タ1101及び負荷トランジスタ1104で増幅され

16

【0083】以上、何れの場合でも、上記負荷トランジ スタ1104及び1105は、互いに、カレントミラー 構成となっているので、たとえ両負荷トランジスタに特 性のバラツキがあっても、負荷トランジスタ1104及 び1105に流れる電流は常に等しくなり、この結果、 同相入力信号及び逆相入力信号は同じ増幅度で増幅され ることになり、左右対称な出力波形が得られることにな る。

【0084】以上のように、図11に示す構成を有する 差動増幅回路でも、同相入力信号の増幅回路と逆相入力 信号の増幅回路とを、完全に入れ替えて使用することが できる。

【0085】また、上記差動増幅回路を構成する入力ト ランジスタ1101と1102の間において、製造上の 理由などにより偶発的に発生する特性の不一致が存在す る場合でも、詳細には説明しないが、図1と同様の構成 を有している。したがって、本差動増幅回路において は、スイッチ1106乃至1109を使用しているの で、差動増幅回路の偶発的なバラツキによるオフセット を、逆相入力端子1111側に入れた状態と、同相入力 端子1110側に入れた状態とで切り替えることができ る。これら2つの状態では、同相出力端子1110及び 逆相出力端子1111に現れるオフセットは、符号が互 いに逆で絶対値が等しい状態となる。

【0086】以上より、オペアンプが製造上のバラツキ などによる偶発的なオフセット電圧を持っている場合で も、正極性電圧を出力する場合と負極性電圧を出力する 場合とでは、期待値電圧からの偏差が等しくなるので、 液晶表示画素に印加される駆動電圧の平均電圧には、2 つの偏差の差の成分が誤差電圧として残留することがな くなり、したがって、上記オペアンプを液晶駆動回路に 使用した場合、液晶表示装置の画素間での印加電圧に差 となって生じず、表示むらを確実に回避できる。

【0087】図12に、本発明に係る差動増幅回路の第 4の実施形態を示す。図12は、PチャンネルMOSト ランジスタを入力トランジスタとして使用した場合を示 すものである。

【0088】図12において、1201及び1202は PチャンネルMOSによる入力トランジスタをそれぞれ 示し、1203は本回路に動作電流を与える定電流源を 示し、1204は入力トランジスタ1201の負荷とな るNチャンネルMOSによる負荷トランジスタを示し、

ャンネルMOSによる負荷トランジスタを示し、120 6及び1207は入力信号を切り替えるスイッチをそれ ぞれ示し、1208及び1209は出力信号を切り替え るスイッチをそれぞれ示し、1210は同相入力端子を 示し、1211は逆相入力端子を示し、1212は同相 出力端子を示し、1213は逆相出力端子を示し、12 14はスイッチ1206~1209を同時に切り替える 信号を入力するための切替信号入力端子を示す。

【0089】本実施形態は、負荷素子がトランジスタに よるカレントミラー構成の能動負荷である点において、 図6の第2の実施形態(受動負荷)と異なっている。図 7に対応する状態においては、同相入力信号は、入力ト ランジスタ1201及び負荷トランジスタ1204で増 幅される一方、逆相入力信号は、入力トランジスタ12 02及び負荷抵抗1205で増幅される。これに対し て、図8に対応する状態においては、同相入力信号は、 入力トランジスタ1202及び負荷トランジスタ120 5 で増幅される一方、逆相入力信号は、入力トランジス タ1201及び負荷トランジスタ1204で増幅され る。

【0090】以上、何れの場合でも、上記負荷トランジ スタ1204及び1205は、互いに、カレントミラー 構成となっているので、両負荷トランジスタに特性のバ ラツキがあっても、負荷トランジスタ1204及び12 05に流れる電流は常に等しくなり、この結果、同相入 力信号及び逆相入力信号は同じ増幅度で増幅されること になり、左右対称な出力波形が得られることになる。

【0091】以上の様に、図12に示す構成を有する差 動増幅回路でも、同相入力信号の増幅回路と逆相入力信 号の増幅回路とを、完全に入れ替えて使用している。

【0092】また、上記差動増幅回路を構成する入力ト ランジスタ1201と1202の間において、製造上の 理由などにより偶発的に発生する特性の不一致が存在す る場合でも、詳細には説明しないが、図6と同様の構成 を有している。したがって、本差動増幅回路において は、スイッチ1206乃至1209を使用しているの で、差動増幅回路の偶発的なバラツキによるオフセット を、逆相入力端子1211側に入れた状態と、同相入力 端子1210側に入れた状態とで切り替えることができ る。これら2つの状態では、同相出力端子1210及び 40 第3の実施形態の定電流源1103に相当する。 逆相出力端子1211に現れるオフセットは、符号が互 いに逆で絶対値が等しい状態となる。

【0093】以上より、オペアンプが製造上のバラツキ などによる偶発的なオフセット電圧を持っている場合で も、正極性電圧を出力する場合と負極性電圧を出力する 場合とでは、期待値電圧からの偏差が等しくなるので、 液晶表示画素に印加される駆動電圧の平均電圧には、2 つの偏差の差の成分が誤差電圧として残留することがな くなり、したがって、液晶表示装置の画素間での印加電 圧に差となって生じず、表示むらを確実に回避できる。

18 【0094】ここで、図13を参照しながら、本発明に

係る第5の実施形態を示す。なお、図13は、Nチャン ネルMOS入力のオペアンプである。

【0095】図13において、1301は第3の実施形 態と等価な差動増幅回路(図11で示す差動増幅回路) を示し、1302は同相入力端子を示し、1303は逆 相入力端子を示し、1304及び1305はスイッチ切 替信号をそれぞれ示し、1306乃至1309はスイッ チをそれぞれ示し、1310乃至1313はスイッチを 10 それぞれ示し、1314及び1315はNチャンネルM OSの入力トランジスタをそれぞれ示し、1316およ び1317は入力トランジスタの能動負荷となるPチャ ンネルMOSの負荷トランジスタをそれぞれ示し、13 18はPチャンネルMOSの出力トランジスタを示し、 1319はNチャンネルMOSの出力トランジスタを示 し、1320は出力端子を示し、1321はオペアンプ に動作点を与えるためのバイアス電圧入力端子を示す。 ここで、差動増幅回路1301を第1の実施形態で述べ た抵抗負荷の差動増幅回路に置き換えた回路も、以下の 20 説明と全く同一の動作をするため、ここでは詳細な説明 を省略する。

【0096】図13において、1304及び1305 が、第3の実施形態で示したスイッチ切替信号入力端子 1114に相当し、1304と1305とは互いに逆相 の信号を入力する。スイッチ切替信号入力に応じた回路 の動作を図14及び図15を参照しながら、以下に説明 する。

【0097】図13において、入力トランジスタ131 4及び1315が、第3の実施形態で示した入力トラン 30 ジスタ1101及び1102に相当し、負荷トランジス タ1316及び1317が、第3の実施形態で示した負 荷トランジスタ1104及び1105に相当する。

【0098】また、図13において、1307及び13 09が、第3の実施形態で示したスイッチ1106に相 当し、1306及び1308が、第3の実施形態で示し たスイッチ1107に相当し、1310及び1313 が、第3の実施形態で示したスイッチ1108に相当 し、1311及び1312が、第3の実施形態で示した スイッチ1109に相当し、トランジスタ1322が、

【0099】切替入力信号1304に"L"レベル(ロ ーレベル)が入力されると、図14に示すように、スイ ッチ1306、1307、1310、及び1311がオ ン状態になる。この時、切替信号1305には"H"レ ベル (ハイレベル) が入力されているため、スイッチ1 308、1309、1312、及び1313はオフす る。同相入力信号1302は、スイッチ1306を介し て入力トランジスタ1315へ供給される。逆相入力信 号1303は、スイッチ1307を介して入力トランジ 50 スタ1314へ供給される。また、スイッチ1310を 介して負荷トランジスタ1316及び1317にゲート 信号が供給され、スイッチ1311を介して出力トラン ジスタ1318ヘゲート信号が与えられる。図14の場 合、同相入力信号を増幅する回路は、トランジスタ13 15及び負荷トランジスタ1317であり、逆相入力信 号を増幅する回路は、トランジスタ1314及び負荷ト ランジスタ1316である。

【0100】切替入力信号1305に"L"レベルが入 力されると、図15において、トランジスタ1308、 1309、1312、及び1313がオン状態になる。 この時、切り替え信号1304には"H"レベルが入力 されているため、トランジスタ1306、1307、1 310、及び1311はオフする。この時、同相入力信 号1302は、トランジスタ1308を介して入力トラ ンジスタ1314へ供給される。逆相入力信号1303 は、トランジスタ1309を介して入力トランジスタ1 315へ供給される。また、トランジスタ1313を介 して負荷トランジスタ1316及び1317にゲート信 号が与えられ、トランジスタ1312を介して出力トラ ンジスタ1318ヘゲート信号が与えられる。図15の 場合、同相入力信号を増幅する回路は、入力トランジス タ1314及び負荷トランジスタ1316であり、逆相 入力信号を増幅する回路は、入力トランジスタ1315 及び負荷トランジスタ1317である。

【0101】図14及び図15に示したように、本差動 増幅回路は、スイッチ1306乃至1313を切り替え ることによって、同相入力信号の増幅回路と逆相入力信 号の増幅回路とを入れ替えることができる。これによ り、前述したように、差動増幅回路に製造上の特性バラ ツキ等による偶発的なオフセットが発生した場合でも、 このオフセットは、この2つの状態で符号が互いに逆で 絶対値が等しくなる。したがって、オペアンプに生じる オフセットのバラツキも、スイッチ1306乃至131 3を切り替えることによって、オフセットの符号が互い に逆で絶対値が等しい状態を実現することができ、該オ フセットを相殺できる。

【0102】図16に、本発明に係る第6の実施形態を 示す。なお、図16は、PチャンネルMOS入力のオペ アンプである。

態と等価な差動増幅回路(図12で示す差動増幅回路) を示し、1602は同相入力端子を示し、1603は逆 相入力端子を示し、1604及び1605はスイッチ切 替信号をそれぞれ示し、1606乃至1609はスイッ チをそれぞれ示し、1610乃至1613はスイッチを それぞれ示し、1614及び1615はPチャンネルM OSの入力トランジスタをそれぞれ示し、1616およ び1617は入力トランジスタの能動負荷となるNチャ ンネルMOSの負荷トランジスタをそれぞれ示し、16 18はNチャンネルMOSの出力トランジスタを示し、

1619はPチャンネルMOSの出力トランジスタを示 し、1620は出力端子を示し、1621はオペアンプ に動作点を与えるためのバイアス電圧入力端子を示す。 ここで、差動増幅回路1601を第1の実施形態で述べ た抵抗負荷の差動増幅回路に置き換えた回路も、以下の 説明と全く同一の動作をするため、ここでは詳細な説明 を省略する。

【0104】図16において、1604及び1605 が、第4の実施形態で示したスイッチ切替信号入力端子 1214に相当し、1604と1605とは互いに逆相 の信号を入力する。スイッチ切替信号入力に応じた回路 の動作を図17及び図18を参照しながら、以下に説明 する。

【0105】図16において、入力トランジスタ161 4及び1615が、第4の実施形態で示した入力トラン ジスタ1201及び1202に相当し、負荷トランジス タ1616及び1617が、第4の実施形態で示した負 荷トランジスタ1204及び1205に相当する。ま た、図16において、1607及び1609が、第4の 実施形態で示したスイッチ1206に相当し、1606 及び1608が、第4の実施形態で示したスイッチ12 07に相当し、1610及び1613が、第4の実施形 態で示したスイッチ1208に相当し、1611及び1 612が、第4の実施形態で示したスイッチ1209に 相当し、トランジスタ1622が、第4の実施形態の定 電流源1203に相当する。

【0106】切替入力信号1604に"H"レベル (ハ イレベル)が入力されると、図17に示すように、スイ ッチ1606、1607、1610、及び1611がオ ン状態になる。この時、切替信号1605には"L"レ 30 ベル (ローレベル) が入力されているため、スイッチ1 608、1609、1612、及び1613はオフす る。同相入力信号1602は、スイッチ1606を介し て入力トランジスタ1615へ供給される。逆相入力信 号1603は、スイッチ1607を介して入力トランジ スタ1614へ供給される。また、スイッチ1610を 介して負荷トランジスタ1616及び1617にゲート 信号が供給され、スイッチ1611を介して出力トラン ジスタ1618へゲート信号が与えられる。図17の場 【0103】図16において、1601は第4の実施形 40 合、同相入力信号を増幅する回路は、入力トランジスタ 1615及び負荷トランジスタ1617であり、逆相入 力信号を増幅する回路は、入力トランジスタ1614及 び負荷トランジスタ1616である。

> 【0107】切替入力信号1605に"H"レベルが入 力されると、図18において、スイッチ1608、16 09、1612、及び1613がオン状態になる。この 時、切り替え信号1604には"L"レベルが入力され ているため、スイッチ1606、1607、1610、 及び1611はオフする。この時、同相入力信号160 50 2は、スイッチ1608を介して入力トランジスタ16

14へ供給される。逆相入力信号1603は、スイッチ 1609を介して入力トランジスタ1615へ供給され る。また、スイッチ1613を介して負荷トランジスタ 1616及び1617にゲート信号が与えられ、スイッ チ1612を介して出力トランジスタ1618へゲート 信号が与えられる。図18の場合、同相入力信号を増幅 する回路は、入力トランジスタ1614及び負荷トラン ジスタ1616であり、逆相入力信号を増幅する回路 は、入力トランジスタ1615及び負荷トランジスタ1 617である。

【0108】図17及び図18に示したように、本差動 増幅回路は、スイッチ1606乃至1613を切り替え ることによって、同相入力信号の増幅回路と逆相入力信 号の増幅回路とを入れ替えることができる。これによ り、前述したように、差動増幅回路に製造上のバラツキ 等による偶発的なオフセットが発生した場合でも、この オフセットは、この2つの状態で符号が互いに逆で絶対 値が等しくなる。したがって、オペアンプに生じるオフ セットのバラツキも、スイッチ1606乃至1613を 値が等しい状態を実現することができ、該オフセットを 相殺できる。なお、図17及び図18において、点線 は、信号の流れを示すものである。

【0109】図19に本発明に係る第7の実施形態を示 す。なお、図19はNチャンネルMOS入力のオペアン プである。図19によれば、1901はNチャンネル出 カトランジスタのソース電極とGND電位との間に入る 電圧源を示し、1902は電圧源1901の電圧に応じ てNチャンネルの出力トランジスタ1319のパイアス 電流を与えるバイアス電圧入力端子を示す。これらの点 30 において、図19の回路は、図13の回路と異なってい おり、同一の回路構成については同一の動作をするた め、それらの回路動作の詳細な説明をここでは省略す る。

【0110】上記電圧源1901を出力トランジスタ1 319とGNDとの間に設けることによって、本回路を ボルテージフォロワとして使用する場合、消費電力の低 減が図れる。

【0111】すなわち、本回路は入力トランジスタにN チャンネルMOSを使用しており、通常のLSIで使わ 40 れるエンハンスメント型のトランジスタを想定すると、 その閾値電圧特性によりGND電位付近の入力電圧では 動作しない。このため、本回路をボルテージフォロワと して使用する場合は、本質的に高電位側の出力電圧で動 作させることになり、出力トランジスタがGNDに接続 される必要はない。電圧源1901の電圧を上記オペア ンプの動作電源電圧より低く設定しておくと、負荷から オペアンプ内部へ電流が流れる場合、電流経路の電位差 は、電圧源1901が無い場合よりもその電圧分だけ小 さくなる。したがって、電圧源1901に流れた電流に 50 ペアンプのスイッチ切替信号を示す。

よる電力は、他の回路部分を動作させるために使用する ことができ、結果として回路全体での消費電力を低減す ることが可能となる。

【0112】図20に本発明による第8の実施形態を示 す。図20はPチャンネルMOS入力のオペアンプであ る。2001はPチャンネル出力トランジスタ1619 とGND電位との間に入る電圧源を示し、2002は電 圧源2001の電圧に応じてPチャンネル出力トランジ スタのバイアス電流を与えるバイアス電圧入力端子を示 10 す。図20の回路は、これらの点を除いて図16の回路 と同一の動作をするため、回路動作の説明の詳細は省略

【0113】電圧源2001を出力トランジスタ161 9とGNDとの間に設けることによって、本回路をボル テージフォロワとして使用する場合、消費電力の低減が 図れる。

【0114】すなわち、本回路は入力トランジスタにP チャンネルMOSを使用しており、通常のLSIで使わ れるエンハンスメント型のトランジスタを想定すると、 切り替えることによって、オフセットの符号が逆で絶対 20 その閾値電圧特性により上記オペアンプの動作電源電位 付近の入力電圧では動作しない。このため、本回路をボ ルテージフォロワとして使用する場合は、本質的に低電 位側の出力電圧で動作させることになり、出力トランジ スタが動作電源電位に接続される必要はない。電圧源2 001の電圧を動作電源電圧より低く設定しておくと、 オペアンプから負荷に電流が流れる場合、その電力の供 給を動作電源電圧よりも低い電圧源2001から行うこ とができる。このため、負荷を駆動する際の消費電力を 低減することが可能となる。

> 【0115】図21、図22、及び図23に本発明によ る第9の実施形態を示す。これらは、ドット反転駆動を 行う液晶駆動回路の出力ブロック図であり、隣り合う2 つの出力回路部分のみを示す。図21及び図22は、液 晶駆動電圧の極性を切り替えた場合の動作を示してい

【0116】図21及び図22において、2101は第 5の実施形態で示したNチャンネルMOS入力のオペア ンプ (図13参照)を示し、2102は第6の実施形態 で示したPチャンネルMOS入力のオペアンプ(図16 参照)を示し、2103は正極性の液晶駆動電圧を発生 するD/A変換回路を示し、2104は負極性の液晶駅 動電圧を発生するD/A変換回路を示し、2105乃至 2108は液晶駆動電圧を交流化するためのスイッチを 示し、2109は奇数番目の出力端子の表示データを記 憶するラッチ回路を示し、2110は偶数番目の出力端 子の表示データを記憶するラッチ回路を示し、2111 は奇数番目の出力端子を示し、2112は偶数番目の出 力端子を示し、2113は交流化スイッチ切替信号入力 を示し、2114は第5及び第6の実施形態で示したオ

【0117】以下、これらの図を使用して奇数番目の出 力端子の動作について説明する。偶数番目の出力端子に ついては、その駆動電圧極性が逆になるだけで同一の動 作をするため、詳細な説明を省略する。

【0118】図21は、奇数番目の出力端子2111が 正極性駆動電圧を出力し、偶数番目の出力端子2112 が負極性駆動電圧を出力する場合を示す。この場合、奇 数番目の出力端子の表示データは、ラッチ回路2109 からスイッチ2105を介して正極性D/A変換回路2 られた後、スイッチ2107を介して奇数番目の出力端 子2111から出力される (図21中の太線で示す矢印 を参照)。

【0119】図22は、奇数番目の出力端子2111が 負極性駆動電圧を出力し、偶数番目の出力端子2112 が正極性駆動電圧を出力する場合を示す。この場合、奇 数番目の出力端子の表示データは、ラッチ回路2109 からスイッチ2106を介して負極性D/A変換回路2 104へ送られ、その出力がオペアンプ2102に与え られた後、スイッチ2107を介して奇数番目の出力端 子2111から出力される(図22中の太線で示す矢印 を参照)。

【0120】ここで、オペアンプが製造上の理由等で特 性が異なり、偶発的なオフセット電圧を持つ場合につい て説明する。前述したように、本回路のオペアンプはス イッチ切替信号により、そのオフセットの符号を反転さ せることができる。いま、オペアンプ2101がオフセ ット電圧A又は-Aに切り替えることができ、オペアン プ2102がオフセット電圧B又は一Bに切り替えるこ とができるものとする。この場合、奇数番目の出力端子 30 い。 の出力電圧は、正極性出力時はA又は-Aのオフセット を持ち、負極性出力時はB又は-Bのオフセットを持つ*

*ことになる。オフセットの符号の選択は、オペアンプの スイッチ切替信号で行われる。

【0121】以上の関係を、図23の端子SWP及び端 子REVを使用して真理値表にまとめたものを表1に示 す。なお、図23は、図21及び図22におけるブロッ ク2115の具体的構成例を示すものであり、図23に おいて、2301は第5の実施形態で示したNチャンネ ルMOS入力のオペアンプ(図13参照)に対応し、2 302は第6の実施形態で示したPチャンネルMOS入 103〜送られ、その出力がオペアンプ2101に与え 10 力のオペアンプ(図16参照)に対応している。また、 図23において、2307及び2308は、図21及び 図22におけるスイッチ2107及び2108にそれぞ れ対応している。更に、図23において、出力端子23 11及び2312は、図21及び図22における出力端 子2111及び2112にそれぞれ対応している。図2 3中、VBNおよびVBPは、オペアンプに動作点を与 えるためのバイアス電圧入力端子をそれぞれ示す。更 に、図23中の2313は図21及び図22中の211 3 (交流化スイッチ切替信号入力) に対応し、図23中 20 の2314は図21及び図22中の2114 (第5及び 第6の実施形態で示したオペアンプのスイッチ切替信 号)に対応する。

> 【0122】また、実際に液晶表示装置を駆動する際の 表示画素に印加される電圧波形の例を図24に示す。図 24は、交流化スイッチ切替信号REVの周期に対し て、オペアンプスイッチ切替信号SWPの周期を2倍に した場合である。

> 【0123】なお、SWP周期がREV周期の偶数倍で あれば、特にその比は上記 2 倍に限定されるものではな

[0124]

【表1】

入力	僧 号	出力等	端 子
SWP	REV	奇数番目の出力端子	偶数番目の出力端子
ローレベル	ローレベル	正極性(偏差 A)	負極性(偏差 B)
ローレベル	ハイレベル	負極性(偏差 B)	正極性 (偏差 A)
ハイレベル	ローレベル	正極性(偏差-A)	負極性(偏差-B)
ハイレベル	ハイレベル	負極性(偏差-B)	正極性(傷差-A)

【0125】図24において、2501は奇数番目の出 力端子により駆動される画素電圧の理想値を示し、25 02は実際の電圧を示す。ここでは、REV信号は、1 フレーム毎に反転しており、SWP信号は2フレーム毎 に反転している。この結果、画案電圧の理想値と実際の 電圧値との差は、1フレーム毎に、A、B、-A、及び -Bと順次変化し、4フレームで最初の状態に戻る。こ こで、第1フレームと第3フレームの偏差は、互いに逆 符号で等しい。同様に、第2フレームと第4フレームの 偏差は、互いに逆符号で等しい。

【0126】フレームの周期が液晶材料の反応時間に対 し十分早ければ、第1フレームでの偏差と第3フレーム での偏差は互いに打ち消され、第2フレームでの偏差と 第4フレームでの偏差は互いに打ち消される。 したがっ て、十分長い時間において、液晶駆動出力端子毎の偏差 のバラツキは、各々の表示画素での打ち消し動作によ り、人の目に見える表示となっては現れない。

【0127】以上のように、上記の第9の実施形態に係 る液晶駆動回路では、液晶駆動端子毎の出力電圧のバラ 50 ツキをそれ自身の逆方向のバラツキでもって打ち消すこ

とができる。

【0128】図25に、本発明の第10の実施形態とし て、図21のブロック2115の他の回路構成例を示 す。図25は、前述の図23に対応しており、図25に 示した部分以外の構成は図21と同一であるため、省略 する。

【0129】図25において、2601は第7の実施形 態で示したオペアンプ(図19参照)であり、Nチャン ネルMOS出力トランジスタのソース電極に電圧源26 17が挿入されている。2619は端子VBN2を介し て入力されるパイアス入力であり、NチャンネルMOS 出力トランジスタにバイアス電圧を与える。2602は 第8の実施形態で示したオペアンプ(図20参照)であ り、PチャンネルMOS出力トランジスタのソース電極 に電圧源2618が挿入されている。2620は端子V BP2を介して入力されるバイアス入力であり、Pチャ ンネルMOS出力トランジスタにバイアス電圧を与え る。電圧源2617及び2618は、前述したように、 回路の低消費電力化を可能にする。その他の動作は、第 説明を省略する。

【0130】なお、図25において、2611は奇数番 目の出力端子を示し、2612は偶数番目の出力端子を 示す。

【0131】図26に、本発明の第11の実施形態とし て、図21のブロック2115の更に他の回路構成例を 示す。図26は、前述の図23に対応しており、図26 に示した部分以外の構成は図21と同一であるので、詳 細な説明を省略する。

【0132】図26において、2717はオペアンプの 出力トランジスタのソース電極に接続された電圧源であ り、図25における電圧源2617及び2618を1つ の電圧源にまとめたものである。これにより、電圧源2 617及び2618を別々に2個設けた場合と比較する と、省スペース化が可能となり、電圧源2717を設け た場合の効果は、図25の場合と同一である。ドット反 転駆動の液晶表示装置では、電圧源2717として、液 晶パネルの対向電極の電圧源をそのまま使用することが できる。その他の動作については、第9の実施形態で説 明したものと同一であるため、詳細な説明を省略する。 【0133】なお、図26において、2707及び27 08は、液晶駆動出力の出力電圧極性を切り替える出力 交流化スイッチを示している。

【0134】図27に、本発明の第12の実施形態とし て、図26の出力回路を使用した他の回路構成例を示 す。図27において、2801は図26に示すオペアン プ2701に対応する。同様に、2802は図26の2 702に対応し、2807は図26の2707に対応 し、2808は図26の2708に対応し、2811は

26 端子を示し、2813は図26の2713、2814は 図26の2714に対応する。

【0135】2803は正極性の液晶駆動電圧を発生す るD/A変換回路を示し、2804は負極性の液晶駆動 電圧を発生するD/A変換回路を示し、2805及び2 806はオペアンプの入力端子の接続をD/A変換回路 の出力端子と中間電圧の電源端子との問で切り替えるス イッチをそれぞれ示し、2809及び2810は液晶パ ネルの信号線をそれぞれ示し、2815はスイッチ28 10 05及び2806を切り替える切替信号を示し、281 6は液晶パネルの対向電極に印加される電圧(対向電極 電圧) と同じ電源から出力される中間電圧を示し、図2 6の2717に対応し、ここでは、Vcomで表す。2 817及び2818は、液晶パネルの隣り合う2つの負 荷容量を示す。

【0136】図28に、図27の回路の動作波形図を示 す。ここで、交流化スイッチ切替信号2813をREV で表し、オペアンプの入力切替信号2815をPREで 表している。また、オペアンプ内部のスイッチを切り替 9の実施形態で説明したものと同一でありので、詳細な 20 える切替信号2814は、本動作の説明に直接関係しな いので、ここでは省略する。

> 【0137】図29、図30、図31を参照して、図2 8の動作波形図に基づく本実施形態の動作を説明する。 ここでは、説明の便宜上、中間電圧Vcomを電源電圧 VCCの2分の1の電圧として説明している。

> 【0138】図29は初期状態を示し、正極性のD/A 変換回路2803がVCCを出力しており、負極性のD /A変換回路2804が0Vを出力しているものとす る。この場合、負荷容量2817はオペアンプ2801 により電源電圧VCCまで充電される一方、負荷容量2 818はオペアンプ2802によりGND電位(0V)

【0139】次に、PRE信号が切り替わり、スイッチ 2805及び2806によりオペアンプの入力端子に中 間電圧Vcom (=VCC/2) が与えられると(図3 0の状態)、オペアンプ2801及び2802は共に、 ボルテージフォロワとして動作し、入力電圧に等しい中 間電圧Vcomをそれぞれ出力する。したがって、図に 太線の矢印で示した経路で、負荷容量2817の電荷が 40 中間電圧Vcomに放電され、同時に、負荷容量281 8に中間電圧 V c o m から充電が行われる。この2つの 電荷移動は、中間電圧Vcomへの出入りとしては互い に打ち消し合う方向であり、したがって図30の過渡電 流では電力を消費しない。過渡電流が収まり定常状態に 至ると、2つの負荷容量の電圧は、共にVcom、即ち VCCの2分の1となる。

【0140】次に、PRE信号が切り替わり、オペアン プの入力端子にD/A変換回路の出力が接続され、同時 に、交流化スイッチ切替信号が切り替わると、図31に 奇数番目の出力端子を示し、2812は偶数番目の出力 50 太線の矢印で示した経路で電流が流れる。すなわち、負

30

荷容量2817はオペアンプ2802により0Vに放電 される一方、負荷容量2818はオペアンプ2801に よりVCCまで充電される。このように、本実施形態で は、電力を消費するのは図31に示した動作のみであ り、負荷を充電するために必要な電力は従来技術による 回路の半分ですむため、液晶表示素子の交流化の際の消 費電力を著しく低減することができる。

【0141】図32に、本発明の第13の実施形態とし て、図26の出力回路を使用した他の回路構成例を示 す。図32において、3301は図26に示すオペアン プ2701に対応する。同様に、3302は図26の2 702に対応し、3307は図26の2707に対応 し、3308は図26の2708に対応し、3311は 奇数番目の出力端子を示し、3312は偶数番目の出力 端子を示し、3313は図26の2713に対応し、3 314は図26の2714に対応する。

【0142】3303は正極性の液晶駆動電圧を発生す るD/A変換回路を示し、3304は負極性の液晶駆動 電圧を発生するD/A変換回路を示し、3305は正極 性D/A変換回路の出力信号を示し、3306は負極性 D/A変換回路の出力信号を示し、3309及び331 0は液晶パネルの信号線を示し、3315はD/A変換 回路の制御信号を示し、2つのD/A変換回路の出力電 圧をいずれも中間電圧に最も近い電圧に固定する機能を 持つ。3316は液晶パネルの対向電極に印加される電 圧と同じ電源から出力される中間電圧(Vcom)であ り、図26の電圧源2717に対応する。3317及び 3318は液晶パネルの隣り合う2つの負荷容量を示 す。

波形図を示す。ここで、交流化スイッチ切替信号331 3をREVとし、D/A変換の制御信号3315をCO NTとしている。また、オペアンプ内部のスイッチを切 り替える切替信号3314をSWPとし、このSWPは 本動作の説明に直接関係しないので、その説明を省略す

【0144】図33では、正極性のD/A変換回路33 03の最も低い出力電圧をVH0とし、負極性のD/A 変換回路3304の最も高い出力電圧をVLOとしてお り、通常、VHOは、Vcomに対して僅かに高い電圧 であり、また、VLOは、Vcomに対して僅かに低い 電圧であるが、2つの電圧は同じであってもかまわな い。

【0145】図34、図35、及び図36に、図33の 動作波形図による本実施形態の動作を説明する。ここで 図34は初期状態を示し、実施形態12の図29と同等 の状態である。

【0146】次に、CONT信号が切り替わり、正極性 のD/A変換回路3303が電圧VH0を出力し、負極 性のD/A変換回路3304が電圧VL0を出力した状 50 を入力回路に有している。

態を図35に示す。2つのオペアンプ3301及び33 02はボルテージフォロワとしてそれぞれ動作するた め、オペアンプ3301はVH0を出力し、オペアンプ 3302はVL0を出力する。したがって、図35に示 した経路で、負荷容量3317の電荷が中間電圧Vco mに放電され、同時に、負荷容量3318に中間電圧V comから充電が行われる。

【0147】上記の2つの電荷移動は、中間電圧Vco mへの出入りとしては互いに打ち消し合う方向(図35 中の太線の矢印を参照)であり、従って図35の過渡電 流では電力を消費しない。過渡電流が収まり定常状態に 至ると、負荷容量3317の電位はVHOとなり、負荷 容量3318の電位はVLOとなる。次に、CONT信 号が切り替わり、2つのD/A変換回路3303及び3 304が初めと同じ表示電圧を出力し、同時に、交流化 スイッチ切替信号が切り替わると、図35に太線の矢印 で示した経路で電流が流れる。

【0148】すなわち、負荷容量3317はオペアンプ 3302により0Vに放電される一方、負荷容量331 8はオペアンプ3301によりVCCまで充電される。 このように、本実施形態では、電力を消費するのは図3 6に示した動作の場合のみであり、負荷を充電するため に必要な電力は従来技術による回路のほぼ半分ですむた め、液晶表示素子の交流化の際の消費電力を著しく低減 することができる。

【0149】以上のように、本発明の差動増幅回路は、 1組のソース結合ペアMOSトランジスタと、前記2つ のトランジスタにゲート信号を与える2つの入力端子 と、前記2つのトランジスタの負荷となる2つの抵抗素 【0143】図33に、図32の回路の要部信号の動作 30 子と、前記2つの抵抗素子から出力信号を取り出す2つ の出力端子とを持つMOSトランジスタ入力の差動増幅 回路において、前記2つの入力端子を入れ替えるスイッ チ素子と、前記2つの出力端子を入れ替えるスイッチ素 子と、前記スイッチ素子を切り替える切替信号入力端子 とを有している。上記負荷素子は、例えば抵抗素子で構 成される。

> 【0150】また、本発明の他の差動増幅回路は、1組 のソース結合ペアMOSトランジスタと、前記2つのト ランジスタにゲート信号を与える2つの入力端子と、前 記ソース結合ペアトランジスタの能動負荷となる1組の カレントミラー構成のMOSトランジスタと、前記2つ の負荷トランジスタから出力信号を取り出す2つの出力 端子とを持つMOSトランジスタ入力の差動増幅回路に おいて、前記2つの入力端子を入れ替えるスイッチ素子 と、前記2つの出力端子を入れ替えるスイッチ素子と、 前記スイッチ素子を切り替える切替信号入力端子とを有 している。

【0151】本発明のNチャンネルMOSトランジスタ 入力のCMOS構成のオペアンプは、前記差動増幅回路

【0152】また、本発明のPチャンネルMOSトラン ジスタ入力のCMOS構成のオペアンプ回路は、前記差 動増幅回路を入力回路に有している。

29

【0153】また、本発明のCMOS構成のオペアンプ 回路は、前記のNチャンネルMOSトランジスタ入力の オペアンプ回路において、その出力段のNチャンネルM OSトランジスタのソース電極を、GND電位よりも高 く、且つ、電源電位よりも低い第3の電位に接続してい

【0154】また、本発明のCMOS構成のオペアンプ 回路は、前記のPチャンネルMOSトランジスタ入力の オペアンプ回路において、その出力段のPチャンネルM OSトランジスタのソース電極を、GND電位よりも高 く、且つ、電源電位よりも低い第3の電位に接続してい る。

【0155】本発明の液晶駆動回路は、上記のNチャン ネルMOSトランジスタ入力のオペアンプ回路のいずれ か1つと、上記のPチャンネルMOSトランジスタ入力 のオペアンプ回路のいずれか1つと、前記2つのオペア ンプ回路の出力信号が出力される2つの液晶駆動出力端 20 子と、前記2つのオペアンプ回路の出力信号と前記2つ の液晶駆動出力端子との間で、前記2つのオペアンプ回 路の出力端子と前記2つの液晶駆動出力端子との接続関 係を入れ替えるスイッチ素子と、前記スイッチ素子を切 り替える切替信号入力端子とを有している。

【0156】上記液晶駆動回路において、Nチャンネル 入力のオペアンプの入力端子を、一時的に、GND電位 より高く、且つ、電源電位よりも低い第3の電位に接続 するスイッチ素子と、Pチャンネル入力のオペアンプの 入力端子を、一時的に、GND電位より高く、且つ、電 30 Sトランジスタからなることを特徴としている。 源電位よりも低い第3の電位に接続するスイッチ素子と を有していることが好ましい。

【0157】上記発明によれば、差動増幅回路の入力ト ランジスタを入れ替えながら使用することで、製造上の バラツキなどに起因する偶発的なオフセット電圧を液晶 表示素子上で平均化することにより、より高品位な表示 が行える液晶表示装置を構成することができる。

【0158】また、上記発明によれば、フルダイナミッ クレンジの出力オペアンプ回路を使用しなくても、高品 位な表示が行える液晶表示装置を実現することができ、 フルダイナミックレンジの出力回路の場合と比較して、 低コストでコンパクトな液晶駆動回路で、低消費電力の 液晶表示装置を構成することができる。

【0159】さらに、上記発明によれば、液晶画素に充 電された電力を、一旦中間電圧を持つ電圧源に回収し、 他の回路、若しくは、液晶駆動回路自身においてそれを 再利用することができ、これにより、低消費電力の液晶 表示装置を実現することができる。

【0160】なお、本発明は、上記の実施の形態に限定 されるものではなく、本発明の範囲内で種々の変更が可 50 電位付近の入力電圧では動作しない。このため、本回路

能である。

[0161]

【発明の効果】請求項1に係る発明の差動増幅回路は、 以上のように、同相及び逆相の入力信号を増幅する第1 及び第2増幅回路と、上記2つの入力信号を選択的に切 り替えて上記の第1及び第2増幅回路へ入力すると共 に、上記の第1又は第2増幅回路の一方によって増幅さ れた同相入力信号を逆相出力信号として出力する一方、 上記の第1又は第2増幅回路の他方によって増幅された 10 逆相入力信号を同相出力信号として出力する制御手段と を備えたことを特徴としている。

30

【0162】それゆえ、制御手段によって、同相入力信 号と逆相入力信号とが選択的に切り替えられると共に、 上記の第1又は第2増幅回路の一方によって増幅された 同相入力信号が逆相出力信号として出力される一方、上 記の第1又は第2増幅回路の他方によって増幅された逆 相入力信号が同相出力信号として出力されるので、同相 出力信号に生じるオフセットと、逆相出力信号に生じる オフセットとは、逆極性で絶対値が等しくなり、両者の 平均電圧にはオフセット成分が含まれなくなり、これに より、非常に信頼性の高い差動増幅回路を提供すること ができるという効果を奏する。

【0163】請求項2に係る発明の差動増幅回路は、以 上のように、請求項1に記載の差動増幅回路において、 第1及び第2増幅回路は、一組のMOSトランジスタが ソース結合されてなり、各MOSトランジスタのゲート に上記の入力信号が入力され、各MOSトランジスタの ドレインに接続され負荷となる負荷素子を有しており、 上記負荷素子は一組のカレントミラー構成を有するMO

【0164】それゆえ、請求項1に記載の差動増幅回路 の効果に加えて、何れの場合でも、負荷素子は、互い に、カレントミラー構成となっているので、両負荷案子 に特性上のバラツキがあっても、各負荷素子のMOSト ランジスタに流れる電流は常に等しくなり、この結果、 同相入力信号及び逆相入力信号は同じ増幅度で増幅され ることになり、左右対称な出力波形が得られるという効 果を併せて奏する。

【0165】請求項3に係る演算増幅器回路は、以上の ように、請求項1又は2に記載の差動増幅回路を入力回 路に持つCMOS構成の演算増幅器回路であって、上記 入力回路と同じチャンネルの出力段MOSトランジスタ のソースをグランド電位よりも高く且つ上記演算増幅器 回路の動作電源電位よりも低い電圧を出力する電源に接 続することを特徴としている。

【0166】上記の発明によれば、例えば、入力回路内 の入力トランジスタにNチャンネルMOSを使用した場 合、通常のLSIで使われるエンハンスメント型のトラ ンジスタを想定すると、その閾値電圧特性によりGND

20

をボルテージフォロワとして使用する場合は、本質的に高電位側の出力電圧で動作させることになり、出力トランジスタがGNDに接続される必要はない。上記電源の電圧を電源電位より低く設定しておくと、負荷から演算増幅器回路内部へ電流が流れる場合、電流経路の電位差は、電源が無い場合よりもその電圧分だけ小さくすることができる。したがって、電源に流れた電流による電力は、他の回路部分を動作させるために使用することができ、結果として回路全体での消費電力を低減することが可能となる。

【0167】一方、入力回路内の入力トランジスタにPチャンネルMOSを使用した場合、通常のLSIで使われるエンハンスメント型のトランジスタを想定すると、その閾値電圧特性により電源電位付近の入力電圧では動作しない。このため、本回路をボルテージフォロワとして使用する場合は、本質的に低電位側の出力電圧で動作させることになり、出力トランジスタが電源電位に接続される必要はない。電源の電圧を電源電位より低く設定しておくと、演算増幅器回路から負荷へ電流が流れる場合、その電力の供給を電源電位よりも低い電源から行うことができる。このため、負荷を駆動する際の消費電力を低減することが可能となる。

【0168】以上のように、出力段のMOSトランジスタのソースをグランド電位よりも高く且つ電源電位よりも低い電圧を出力する電源に接続することによって、本回路をボルテージフォロワとして使用する場合、消費電力の低減が図れるという効果を併せて奏する。

【0169】請求項4に係る液晶駆動回路は、以上のように、請求項1又は2に記載の差動増幅回路を入力回路に持つCMOS構成を有し、入力された液晶駆動電圧を 30 増幅する演算増幅器回路と、該演算増幅器回路の出力を切り替えて増幅された液晶駆動電圧の極性を切り替えて交流化を行う出力交流化切替手段とを備えたことを特徴としている。

【0170】それゆえ、請求項1又は2に記載の差動増幅回路を入力回路に持つCMOS構成の演算増幅器回路から増幅された液晶駆動電圧が出力され、この液晶駆動電圧の極性が出力交流化切替手段によって切り替えられ、液晶駆動電圧の交流化が行われる。これにより、フルダイナミックレンジの出力演算増幅器回路を使用しな40くても、高品位な表示が行える液晶表示装置を実現することができ、フルダイナミックレンジの出力回路の場合と比較して、低コストでコンパクトな液晶駆動回路を提供することができる。このような液晶駆動回路を使用して液晶表示装置を構成すると、低消費電力の液晶表示装置を実現することができる。

【0171】しかも、従来のように、NチャンネルMO S入力の増幅回路とPチャンネルMOS入力の増幅回路 の両方を1つの出力回路に備えることが不要となるの で、回路規模が小さくなり、LSI化した場合、チップ 50 サイズの増大を回避できる。更に、増幅用のMOSトランジスタが1出力回路当り1回路必要となるので、回路の消費電力を半分にできるという効果を併せて奏する。

【0172】請求項5に係る液晶駆動回路は、上記課題を解決するために、請求項3に記載の演算増幅器回路を備え、該演算増幅器回路の出力を切り替えて増幅された液晶駆動電圧の極性を切り替えて交流化を行う出力交流化切替手段を更に備えたことを特徴としている。

【0173】それゆえ、請求項1又は2に記載の差動増幅回路を入力回路に持つCMOS構成の演算増幅器回路から増幅された液晶駆動電圧が出力され、この液晶駆動電圧の極性が出力交流化切替手段によって切り替えられ、液晶駆動電圧の交流化が行われる。これにより、フルダイナミックレンジの出力演算増幅器回路を使用しなくても、高品位な表示が行える液晶表示装置を実現することができ、フルダイナミックレンジの出力回路の場合と比較して、低コストでコンパクトな液晶駆動回路を提供することができる。このような液晶駆動回路を使用して液晶表示装置を構成すると、低消費電力の液晶表示装置を実現することができる。

【0174】しかも、従来のように、NチャンネルMOS入力の増幅回路とPチャンネルMOS入力の増幅回路の両方を1つの出力回路に備えることが不要となるので、回路規模が小さくなり、LSI化した場合、チップサイズの増大を回避できる。更に、増幅用のMOSトランジスタが1出力回路当り1回路必要となるので、回路の消費電力を半分にできるという効果を併せて奏する。

【0175】請求項6に係る液晶駆動回路は、以上のように、請求項3に記載の演算増幅器回路を備え、上記電源に代えて、液晶パネルの対向電極に印加される対向電極電圧を上記の出力段MOSトランジスタのソースに印加し、上記演算増幅器回路の上記差動増幅回路に対して、液晶駆動電圧と上記対向電極電圧とを選択的に切り替えて供給する切替手段と、上記切替手段によって対向電極電圧が上記差動増幅回路へ入力された場合には液晶パネルの隣り合う負荷容量と上記対向電極電圧との間で電荷の移動が行われる一方、上記切替手段によって液晶駆動電圧が上記差動増幅回路へ入力された場合には隣り合う負荷容量と上記演算増幅器回路の動作電源との間で電荷の移動が行われるように、増幅された液晶駆動電圧の極性を切り替えて交流化を行う出力交流化切替手段とを更に備えていることを特徴としている。

【0176】それゆえ、対向電極電圧と液晶パネルの隣 り合う2つの負荷容量との間で電荷移動が生じ、充放電 が行われる。これら2つの電荷移動(充放電)は、対向 電極電圧への出入りとしては互いに打ち消し合う方向で あり、従って過渡電流では電力を消費しない。また、定 常状態に至ると、負荷容量の電圧は、共に対向電極電圧 となる。

【0177】一方、切替手段の切替によって液晶駆動電

圧が差動増幅回路へ入力されると、隣り合う負荷容量と 上記演算増幅器回路の動作電源との間で電荷の移動が行 われるように、充放電が行われる。

【0178】また、上記の発明によれば、対向電極電圧 が使用されるので、既存の電源が共有でき、別途電源を 設けることが不要となり、一段と省スペース化が図れ

【0179】以上のように、負荷容量に充電された電力 を、一旦対向電極電圧を持つ電圧源に回収し、他の回路 若しくは、液晶駆動回路自身においてそれを再利用する ことができるため、低消費電力の液晶表示装置を構成す ることができるという効果を併せて奏する。

【図面の簡単な説明】

【図1】本発明に係る差動増幅回路の第1の実施形態の 構成を示す回路図であり、NチャンネルMOSトランジ スタを入力トランジスタとして使用した場合を示すもの である。

【図2】上記差動増幅回路の動作を示す説明図である。

【図3】上記差動増幅回路の他の動作を示す説明図であ

【図4】図2の上記差動増幅回路を構成するトランジス タ間において、及び/又は負荷抵抗間において、製造上 の理由などにより偶発的に発生する特性の不一致が存在 する場合の動作を示す説明図である。

【図5】図3の上記差動増幅回路を構成するトランジス 夕間において、及び/又は負荷抵抗間において、製造上 の理由などにより偶発的に発生する特性の不一致が存在 する場合の動作を示す説明図である。

【図6】本発明に係る差動増幅回路の第2の実施形態の 構成を示す回路図であり、PチャンネルMOSトランジ 30 スタを入力トランジスタに使用した場合を示すものであ

【図7】図6の上記差動増幅回路の動作を示す説明図で ある。

【図8】図6の上記差動増幅回路の他の動作を示す説明 図である。

【図9】図7の上記差動増幅回路を構成するトランジス 夕間において、及び/又は負荷抵抗間において、製造上 の理由などにより偶発的に発生する特性の不一致が存在 する場合の動作を示す説明図である。

【図10】図8の上記差動増幅回路を構成するトランジ スタ間において、及び/又は負荷抵抗間において、製造 上の理由などにより偶発的に発生する特性の不一致が存 在する場合の動作を示す説明図である。

【図11】本発明に係る差動増幅回路の第3の実施形態 の構成を示す回路図であり、NチャンネルMOSトラン ジスタを入力トランジスタとして使用した場合を示すも のである。

【図12】本発明に係る差動増幅回路の第4の実施形態 の構成を示す回路図であり、P チャンネルMOSトラン 50 ペアンプへ入力された場合の動作を示す回路図である。

34 ジスタを入力トランジスタとして使用した場合を示すも のである。

【図13】本発明に係る第5の実施形態のNチャンネル MOS入力のオペアンプを示す回路図である。

【図14】図13のオペアンプの動作を示す回路図であ

【図15】図13のオペアンプの他の動作を示す回路図 である。

【図16】本発明に係る第6の実施形態のPチャンネル 10 MOS入力のオペアンプの回路図である。

【図17】図16のオペアンプの動作を示す回路図であ

【図18】図16のオペアンプの他の動作を示す回路図

【図19】本発明に係る第7の実施形態のNチャンネル MOS入力のオペアンプの回路図である。

【図20】本発明に係る第8の実施形態のPチャンネル MOS入力のオペアンプの回路図である。

【図21】本発明に係る第9の実施形態のドット反転駆 動を行う液晶駆動回路の出力ブロック図であり、液晶パ 20 ネルの隣り合う2つの出力回路部分のみを示す。

【図22】上記の液晶駆動回路の液晶駆動電圧の極性を 変えた場合の動作を示す回路図である。

【図23】図21及び図22の主要ブロックの具体的構 成例を示す回路図である。

【図24】図21乃至図23の回路の動作波形図であ

【図25】本発明の第10の実施形態の構成例を示す回 路図である。

【図26】本発明の第11の実施形態の液晶駆動回路の 具体的構成例を示す回路図である。

【図27】本発明の第12の実施形態の液晶駆動回路の 具体的構成例を示す回路図である。

【図28】図27の要部の動作波形図である。

【図29】図28の動作波形図に基づく第12の実施形 態の動作を説明する回路図であり、動作の初期状態を示 すものである。

【図30】オペアンプの入力端子に中間電圧が与えられ た状態を説明する回路図であり、ボルテージフォロワと 40 して動作することを示すものである。

【図31】オペアンプの入力端子に液晶駆動電圧が入力 された場合の動作を説明する回路図である。

【図32】本発明における第13の実施形態で液晶駆動 回路の具体的構成例を示す回路図である。

【図33】図32の要部の動作波形図である。

【図34】図33の動作波形図に基づく第13の実施形 態の動作を説明する回路図であり、動作の初期状態を示 すものである。

【図35】図34において動作電圧の1/2の電圧がオ

【図36】図34において動作電圧の1/2の電圧以外の電圧がオペアンプへ入力された場合の動作を示す回路 図である。

【図37】アクティブマトリックス方式の代表例である TFT液晶表示装置の従来例のブロック構成を示す説明 図である。

【図38】従来のTFT液晶パネルの構成を示す説明図である。

【図39】従来の液晶駆動波形の一例を示す波形図であり、ソースドライバの出力電圧が対向電極の電圧より高い時にゲートドライバの出力がTFTをオンし、画素電極へ対向電極に対して正極性の電圧が印加される場合を示している。

【図40】従来の液晶駆動波形の一例を示す波形図であり、ソースドライバの出力電圧が対向電極の電圧より低い時にゲートドライバの出力がTFTをオンして、画素電極へ対向電極に対して負極性の電圧が印加される場合を示している。

【図41】従来において、液晶駆動電圧を交流化する際 の液晶パネル上の交流化の極性配列の一例を示す説明図 である。

【図42】従来のドット反転駆動におけるソースドライバの駆動波形例を示す説明図である。

【図43】従来のソースドライバICの構成例を示すブロック図である。

【図44】(a)(b)は、第1従来技術に係るドット 反転駆動を行うソースドライバ I Cの出力回路のブロッ ク構成図である。

₹6

【図45】(a)(b)は、第2従来技術に係るドット 反転駆動を行うソースドライバ I Cの出力回路のブロッ ク構成図である。

【図46】従来のオペアンプが偶発的なオフセット電圧 を持つ場合の液晶駆動電圧波形例を示す波形図である。

【図47】図44の構成の場合の液晶駆動電圧波形を示 10 す波形図である。

【符号の説明】

101 入力トランジスタ (増幅回路)

102 入力トランジスタ (増幅回路)

104 負荷抵抗(抵抗素子、增幅回路)

105 負荷抵抗(抵抗素子、増幅回路)

106 スイッチ (制御手段)

107 スイッチ (制御手段)

112 同相出力端子

113 逆相出力端子


20 2105~2108 スイッチ (出力交流化切替手段)


2103、2104 D/A変換回路


2109、2110 ラッチ回路


2707、2708 スイッチ (出力交流化切替手段)


2805、2806 スイッチ (切替手段)













4102-

4104


【図25】




[図26]









[図29]









【図31】




【図34】




【図32】







【図35】





【図36】




[図37]









(a) (6) 4501 4515 4503 4504 4503 *4*507 4508 4508 フレーム 反応で -4506 切砂え 4507 -4505 4506 4505 4510 -4509 4510

【図44】

【図45】

